

Лебідь Д. О.,
Криворізький національний університет
Купін А. І.

д.т.н., професор, Криворізький національний університет

КОМП'ЮТЕРНА СИСТЕМА НА ОСНОВІ АРХІТЕКТУРИ ЗІ ШТУЧНИМИ НЕЙРОПРОЦЕСОРАМИ

Мета роботи: розробити архітектуру обчислювальної системи на основі нейронної мережі радіально-базисних функцій типу нейрокомп'ютер. Зроблений огляд теорії нейромереж та апаратного забезпечення сучасних обчислювальних систем на основі теорії нейромереж. Виконано вибір апаратної бази та створено схеми обчислювальної системи, а також виконано аналіз архітектури систем типу нейронні мережі радіально-базисних функцій

На сьогоднішній день штучний інтелект залишається одним із найбільш перспективних і нерозкритих напрямків розвитку інформаційних управляючих систем та технологій. До складу поняття штучного інтелекту сьогодні відносять нейронні мережі, нечітку логіку, експертні системи, ЕОМ п'ятого покоління, системи моделювання мислення. [1]

Нейрокомп'ютери відрізняються від комп'ютерів попередніх поколінь, не тільки великими як наявними так і перспективними можливостями, а ще й тим, що міняється спосіб використання комп'ютера. Замість виконання програми, комп'ютер навчається. В основу навчання лягає корекція вагових зв'язків, у результаті якого кожний вхідний сигнал (ваговий вплив) приводить до відповідного вихідного сигналу.

В основі нейрокомп'ютера є нейронна мережа. Яка у свою чергу забезпечує рішення складних задач за час який дорівнює часу спрацювання електронних або оптичних елементів.

Кожна нейромережа являє собою сукупність елементів (нейронів), які з'єднані між собою як послідовно так і паралельно, що дозволяє значно швидше виконувати поставленні завдання.

На сьогоднішній час, на ряду з усіма перевагами використання нейромереж, існує один великий недолік – час навчання мережі, який може коливатися від 1хв, до декількох годин, в залежності від

поставленого завдання, особливо коли використовується звичайний нейроемулятор (наприклад, NeuroSolution, NeuroWizard).

Метою даної роботи, є розробка архітектури обчислювальної системи на основі нейронної мережі радіально-базисних функцій, яку буде можливо упровадити як і в існуючі нейроемулятори, так і проектуємі, а також спроектувати нейрокомп'ютер, у якому буде реалізовано дану архітектуру.

У табл. 1 подано аналіз швидкодії різних нейрообчислювачів, які наявні на сучасному ринку.

Таблиця 1 – Найпотужніші нейрообчислювачі

Назва	Конфігурація	CPS	CPSPW	CPPS	CUPS
NLX420	32-16, 8 bit mode	10M	20K	640M	-
100 NAP	4 chips, 2M wts, 16 bit mantissa	250M	125	256G	64M
WSI (Hitachi)	576 neuron Hopfield	138M	3.7	10G	-
N64000 (Inova)	64-64-1, 8 bit mode	871M	128K	56G	220M
MA16	1 chip, 25MHz	400M	15M	103G	-
ZISC036	64 8 bit element inp. Vector	-	-	-	-
MT19003	4-4-1-, 32 MHz	32M	32M	6.8G	-
MD1220	8-8	9M	1M	142M	-
NI 1000	256 5 bit element inp. Vector	40 000 vec in sec.	-	-	-
L-neuro-1	1-chip, 8 bit mode	26M	26K	1.6G	32M
NM6403	8 bit mode, 50MHz	1200M	150M	77G	-

Нейрообчислювачі можна розділити на два класи "віртуальні", які вставляються до слоту розширення стандартного РС та "зовнішні", що з'єднуються з керуючою ЕОМ по конкретному інтерфейсу або шині [2].

Нейрообчислювачі на базі ПЛІС. Побудова нейроприскорювачів на базі ПЛІС, з одного боку, дозволяє гнучко реалізувати різні нейромереві парадигми, а з іншої сполучено з великою проблемою розведення всіх необхідних міжз'єднань (рис. 1). Сьогодні, ПЛІС мають різні функціональні можливості (число вентилів від 5 до 100 тисяч). Нейрообчислювачі на базі ПЛІС, як правило, позиціонуються як гнучкі нейрообчислювальні системи для науково-дослідних цілей і дрібносерійного виробництва. Для побудови більш продуктивних і ефективних нейрообчислювачів, як правило, потрібне застосування сигнальних процесорів.




Рисунок 1 - Діаграма продуктивності

Загальна структурна схема нейроприскорювачі представлена на рис.1.8. До складу даного НП входять:

- схема управління (Сх Упр);
- базові обчислювальні елементи (БВЕ1-БВЕ6);
- контролер зовнішньої шини (Контролер E-bus);
- контролер системної шини (Контролер VME);
- два масиви статичної пам'яті (ОЗПО, ОЗП1);
- блок високошвидкісних приймачів/передатчиків;

Реалізацію такої обчислювальної нейросистеми пропонується здійснювати наступним чином. Радіальна базисна мережа складається з двох шарів: прихованого радіального базисного шару, що має S_1 нейронів, і вхідного лінійного шару, що має S_2 нейронів (рис. 2).




Рисунок 2 – Архітектура нейромережі типу РБФ

Результати навчання та подальшого моделювання роботи такої мережі наводяться на рис. 3.




Рисунок 3 – Результат моделювання

ВИСНОВКИ

Отже, апаратна реалізація нейромереж є дуже перспективною технологією. Вона має привабливі функціональні можливості, зокрема можливість організації «дійсно паралельних» обчислень. Ця технологія забезпечує більш високу швидкість роботи (близько 24%) порівняно з іншими, але широке застосування цієї технології поки що обмежується її більш високою складністю.

ЛІТЕРАТУРА

1. А.И. Власов. Аппаратная реализация нейровычислительных управляющих систем // Приборы и системы управления - 2019, №2, С.61-65.
2. Харт. Дж.В. Системное программирование в среде Win32 / Дж. В. Харт. – М.: Вильямс, 2011. – 464 с.